Google, Western Digital и SiFive се включват с технологии за тестване, мрежов протокол и конфигуратор на ядра

Linux Foundation обяви създаването на CHIPS Alliance – инициатива, насочена към разработката на процесори с отворен код, базирани на архитектурата RISC-V. Проектът обединява усилията на Google, Western Digital и SiFive, които представиха собствени разработки в рамките на алианса.

Причини за появата на CHIPS Alliance

Според информацията в изходния текст, пачовете за защита срещу хардуерните уязвимости Meltdown и Spectre често водят до спад в производителността на сървърите с над 50%. Meltdown (CVE-2017-5754) засяга процесори на Intel от последните 10 до 15 години. Spectre е открита не само в чипове на Intel, но и в ARM, като са ѝ присвоени идентификаторите CVE-2017-5753 и CVE-2017-5715, като последният важи и за някои процесори на AMD. Spectre не позволява достъп до паметта на ядрото, но дава възможност за четене на паметта на други приложения.

През март 2019 г. бе разкрита и нова уязвимост от същия клас, наречена Spoiler, която засяга механизма за спекулативно изпълнение на инструкции. Според източника съществуващите защити срещу Spectre не блокират Spoiler. Тези събития са довели до преразглеждане на подходите за проектиране на процесори, като Intel също е принудена да подготви нова архитектура.

Какво включва алиансът

Google участва с платформа с отворен код за тестване на RISC-V процесори, наречена RISCV-DV. Тя генерира произволни команди за проверка на работоспособността на чипа, включително тестове на условни и безусловни преходи, стек и CRS регистри. От Google твърдят, че платформата се различава от подобни решения по способността си последователно да проверява всички блокове на процесора, включително модула на паметта.

Western Digital представя мрежовия протокол OmniXtend, който осигурява кохерентност на кеша при обмен на данни през Ethernet. Протоколът позволява директна комуникация с кеша на процесора и се използва за свързване на ускорители като GPU и FPGA, както и за изграждане на системи с няколко RISC-V процесора. OmniXtend вече се поддържа от чиповете SweRV – 32-битов суперскаларен процесор с два конвейера, произведен по 28-нанометров технологичен процес, работещ на 1,8 GHz.

SiFive, основана от разработчиците на RISC-V, предлага конфигуратора Rocket Chip – набор от библиотеки за езика Chisel, базиран на Scala, който генерира Verilog код за създаване на SoC, ASIC и FPGA.

Перспективи и аналогични проекти

Според експерти, цитирани в изходния текст, инициативата на Linux Foundation ще демократизира процесорния пазар и ще го направи по-отворен за нови участници. IDC отбелязва, че нарастващата популярност на подобни проекти ще повлияе положително върху развитието на технологиите за машинно обучение и системите с изкуствен интелект, както и ще намали цената на проектирането на персонализирани чипове.

Други организации също работят върху отворен хардуер. Консорциумът CXL представи в средата на март стандарта Compute Express Link – аналог на OmniXtend, който свързва CPU, GPU и FPGA чрез PCIe 5.0. През декември 2018 г. стартъпът Wave Computing обяви инициативата MIPS Open, която цели отваряне на достъпа до 32 и 64-битовите MIPS команди.

Изходният текст не посочва конкретни URL адреси на първоизточници.