 Радослав Костов е студент и от няколко години разработва архитектура за микропроцесори Еделвайс. Работи над разработката като самостоятелен проект още в гимназията и го превръща в нещо по-голямо от просто една схема за изчисления на уравнения. Архитектурата увеличава коефициента на полезно действие на ядрата, намалява консумацията на електроенергия и увеличава скоростта за достъп до паметта. Това се постига чрез създаденият от него нов метод за трансфер на данни в самият процесор. Внедрена е в четириядрен процесор с над 5 000 000 транзистора както и в микроконтролер и едночипова система разработени от него. Всички системи разработени с тази архитектура съдържат следните блокове. Ядра на процесорa включващи ALU, Program Counter, MUX ALU / Arithmetic logic unit 
Cлед подаването на команда тя бива разделена на три части integer това е уравнението което трябва да бъде решено или някакъв адрес с които трябва да се борави. Operation показва вида на аритметичната функция събиране, изваждане, умножение,деление, cравнение и др. Показва дали е необходимо съвършената инструкцията да бъде запазена в паметта или да се изпрати към I/O показва и къде се намира запетаята в зададената стойност ако има такава. Address предоставя адреса на следващата клетка от паметта ако е необходимо командата да бъде проверена отново или да бъде презаписана в паметта дори в случаи, че командата е с висок приоритет е нужно да се криптира за по висока сигурност. Tриизмерна структура на отпечатване върху силициевата подложка. Cпрямо повечето процесори чиято архитектура е отпечатана хоризонтално чрез процеса фотолитография. 
Метод който заема голямо количество място върху силициевата подложка. При увеличаване на броя на транзисторите и намаляване на разстоянието между тях се увеличава и рискът от грешка поради смущения от взаимните преходи на транзисторите спрямо законът на Mур. Структурата на този процесор е прегъната отвътре навън и след това е поставена вертикално. 
Чрез този метод могат да се събират повече транзистори на едно място без да се получават смущения между техните преходи. Което води до по-голяма ефективност и по-ниски разходи при производство. Блокове за управление. Control Unit – Отговаря за цялостният контрол на системите в процесора. X Core – Вторият по важност блок във веригата. Определя с каква разрядност да се изпълняват командите в ядрата Core A0-A1 Core, B0-B1 с по-висока или по-ниска разрядност с цел командата да се изпълни максимално най-бързо и ефикасно с най-ниска консумация на енергия. Необходимо ли е дадено ядро да бъде изключено с цел по ниска консумация на електроенергия? B какъв момент от времето да бъде задействан трансфера на данни и с какво напрежение да е реализирана директна връзка с захранването на OSC Controller така може да контролира и честотата осцилаторa. Криптиращ блок с 4 Квантови бита. Encryption / Qubits Криптирането е базирано на математически алгоритъм създаден от Радослав на принципа на pi радиани този метод е универсален за всички команди от всякаква разрядност в бинарен код. Хубавото на този метод е, че се свързва и с променяща се матрица от ASCII код и чрез този метод може да се криптира и текст. Целият модул за криптиране няма никаква връзка с I/O по този начин няма как софтуерно или хардуерно командите образуващи софтуерното ядро на процесора, който отговаря за цялостната му работа да бъдат извлечени и използвани от конкурентна фирма производител. MSE Memory Search Engine MES cе състои от два брояча 4 битови, който при получаване на команда от Control Unit се синхронизират с DMAC и извеждат данните от клетката с необходимият адрес. Чрез този метод необходимите команди за работа на Control Unit се достигат само с 32 отброявания докато при стандартният метод са необходими 256 отброявания на брояча за да достигне всички клетки от паметта. По този начин се увеличава скоростa за трансфер на данни 8 пъти в следствие и производителността на процесора се увеличава и се намалява консумацията на електроенергия и работните разходи. DMAC Dynamic Memory Access Counter Когато в Control Unit се получи команда, която веднага трябва да се запише с цел да се освободи модула за следващата команда тя се записва в DMAC но единствено, ако тази команда е с висок приоритет и ще бъде използвана отново скоро. 64-bit DataBus 64-bit Control Bus Cache L1 / Cache L2 Kорпус с 84 извода. Захранващ блок 5V/3.5V Видео с тест на архитектурата |
